⑩日本国特許庁(JP)

①特許出願公開

⑩公開特許公報(A)

昭54-69949

60Int. Cl.2 H 03 K 17/60 H 01 L 27/04 H 01 L 29/78

22出

識別記号 **10**日本分類 98(5) G 0

庁内整理番号 7105---5 J

砂公開 昭和54年(1979)6月5日

99(5) H 0 99(5) E 3

7210-5 F 6603-5 F 発明の数 審査請求 未請求

(全 2 頁)

MOS集積回路装置

②特. 昭52-137407

> 願 昭52(1977)11月15日

79発明 者 吉武和樹

東京都港区芝五丁目33番1号

日本電気株式会社内

70発明者 宮本明

> 東京都港区芝五丁目33番1号 日本電気株式会社内

创出 願 人 日本電気株式会社

東京都港区芝五丁目33番1号

70代 理 人 弁理士 内原晋

1. 発明の名称 MOS集積回路装置

2. 特許請求の範囲

同一半導体基板内に出力パッフア部とその他の 回路部を設けたMOS集積回路装置において、出 カパツフア部のMOSトランジスタの関値電圧を、 その他の部分の閾値電圧よりも、絶対値で小さめ に設定したことを特徴とするMO8集積回路装置

3. 発明の詳細な説明

本発明は、MOS集積回路装置(以下MOS IC と称す)に関するものである。

MOS IC のうち、出力電流容量の大きなも の、特に、モータ駆動式時計用CMOS IC で は、従来、その電流容量を満足させるため、出力 パツフアが、チツブ面積の40%あまりを占め、 チップサイズを紹小する防げとなつている。

従来、出力ペッファを小さくするためには、 MOSトランジスタのチャンネル長を短かくする ととが、一番有効な手段であるが、耐圧及び製造 プロセスの面から自ずと限界がある。

さらに、出力のMO8トランジスタを、パイポ ーラトランジスタにすることも考えられているが、 製造プロセスの複雑化を招くとととなる。また、 IC全体の関値幅圧を下げて、電流容量を大きくす することも考えられるが、これは、消費値流の増 大を招き、特に時計用のCMOS ICの場合は、 有効な手段ではない。

本発明の目的は、工程の複雑化、耐圧の劣化、 消費電流の増大をともなりことなく、電流容量の 大きな、かつ、チップサイメの小さいMOS IC を提供することにある。

次に本発明を実施例に従つて説明する。 第1図は、本発明の一実施例を示す ブロック 図である。

論理演算部は、ICの消費電流、動作範囲等の 規格を満たす為間値電圧の絶対値(以下(Vrlと

20

5

10

15

特問 昭54-69949(2)

10

15

示す。)を0.6 ポルト中心に設定してある。とれ に対して、出力パツファ部は、 \ V z \ を 0.3 ポル ト中心に設定する。たゞし、電源電圧は 1.5 ポル トとする。

第2図に示すように、出力パツフアを構成する トランジスタのチャンネル長は従来と何ーとする と、 IV21を 0.6 ポルトから 0.3 ポルトにするこ とにより、従来の 5 6 まにすることができる。し かも出力パツフア部の面積はほとんどトランジス タのチャンネル幅できまるのである。

また、消費電流、動作範囲倒圧を含む)等は、 主として、論理演算部で決するので、出力ペッフ ア部の LV *Lを低くすることによつて、IC自体 の諸特性への悪影響はない。

特に、モータ駆動式時計用CMOS ICのように、出力パッフアの占める割合の高いICでは、 本発明は、有効である。

なお、本発明の実施に当つては、 IV*Iコントロールのために、例えばフォトレジスト等のマスク被領工程とイオン注入工程を追加するだけでよ

以上に説明したように本発明によれば出力パッファの占有面検を小さく出来、MOS ICのチップ面積を小さく出来、MOS ICを得

る事が出来る。

また本発明はCMOS IC、特に時計用CMOS ICで大きな効果が得られるが、他の用途のIC やP-MOS、N-MOS等にも延用できる。


4. 図面の簡単な説明

第1図は、本発明の一実施例を示す、プロック 図、

第2凶は、 【VI】と出力パッフアのチャンネル幅(【VI】が 0.6 ポルトのときを 1 として規格化との関係を示す図で、たゞし、チャンネル長は従来通り、電源電圧は 1.5 ポルト、助作は認和領域とする。

代理人 并胜 内原 晋

第 1 図



-214-